失效分析最常觀察到的現(xiàn)象是EOS過電失效，分為過壓失效及過流失效的兩種失效模式。對于以功率器件為代表的EOS過電失效樣品，其失效表征往往表現(xiàn)為芯片的大面積熔融，導致難以進一步判定其失效模式。
 

　　本文以常規(guī)MOS、IGBT場效應(yīng)管為例，從芯片內(nèi)部結(jié)構(gòu)進行分析和明確過壓擊穿容易出現(xiàn)的失效位置及機理解釋。
 

　　承壓結(jié)構(gòu)分析根據(jù)芯片結(jié)構(gòu)圖示，可見芯片關(guān)閉時，承受偏壓的結(jié)構(gòu)主要包括柵氧、PN交界面(橙色箭頭分布區(qū)域)。

　　不同承壓位置分析
 

　　1、元胞區(qū)柵氧與PN交界面耐壓分析分析
 

　　單個元胞，可見承壓主要由N-區(qū)耗盡層承擔。耗盡層的存在，使得電壓被均勻分擔到該面積區(qū)域內(nèi)。
 

　　實物芯片均由以上單個元胞(四方形、六角形、長條形等)重復(fù)排列組成，因此只要相鄰P區(qū)足夠近，耐壓導致的耗盡層就會重疊，最終表現(xiàn)為整個元胞區(qū)耗盡層底面近似平面。耗盡層將柵氧、PN交界面包覆在內(nèi)，承壓主要由耗盡層實現(xiàn)。
 

　　2、元胞區(qū)平面結(jié)與終端柱形結(jié)耐壓分析
 

　　芯片最終耐壓考量轉(zhuǎn)化為元胞耗盡層平面(平面結(jié))與終端耗盡層曲面(柱形結(jié))耐壓能力的對比。
 

　　目前業(yè)內(nèi)針對耗盡層耐壓能力的研究，主要借助泊松方程推算，最終得到耐壓與曲率半徑、耗盡層寬度的關(guān)系式。由于耗盡層寬度遠高于曲率半徑，因此算得柱形結(jié)耐壓強度遠低于平面結(jié)。(Fundamentals of Power Semiconductor Devices. B. Jayant Baliga.P107~111)從常理也不難理解，側(cè)面P摻雜主要為向下?lián)诫s的副產(chǎn)物，其厚度及濃度均較低，對應(yīng)感應(yīng)產(chǎn)生的耗盡層抗壓能力會弱很多。
 

　　3、終端柱形結(jié)與球形結(jié)耐壓分析
 

　　擴展到三維結(jié)構(gòu)，還需考慮P區(qū)摻雜兩個柱形結(jié)相交球形結(jié)。與柱形結(jié)同理，球形結(jié)位置對應(yīng)擊穿電壓會更低。并且無論單個元胞形狀如何設(shè)計(四方形、六角形、長條型等)，只要距離夠近其內(nèi)部摻雜區(qū)耗盡層均會重疊，最終均表現(xiàn)為最外圍球形結(jié)及耗盡層耐壓最差。
 

　　4、終端區(qū)場限環(huán)分析
 

　　總結(jié)
 

　　綜合以上分別對元胞區(qū)柵氧、PN交界面，耗盡區(qū)平面結(jié)、柱形結(jié)、球形結(jié)，終端區(qū)場限環(huán)的結(jié)構(gòu)、位置原理分析，可以明確芯片耐壓最脆弱位置往往表現(xiàn)在源區(qū)邊緣，特別是轉(zhuǎn)角位置。失效現(xiàn)象表現(xiàn)為較小面積的燒蝕黑點。
 

　　廣電計量服務(wù)能力
 

　　廣電計量在功率晶體管領(lǐng)域積累了豐富的失效失效機理及對應(yīng)失效表現(xiàn)分析經(jīng)驗，包括但不限于：封裝失效類別及表現(xiàn)、電壓擊穿機理及表現(xiàn)、電流燒蝕機理及表現(xiàn)、柵氧缺陷機理及表現(xiàn)、動態(tài)/靜態(tài)閂鎖機理及表現(xiàn)、雪崩擊穿機理及表現(xiàn)、二次擊穿機理及表現(xiàn)、輻照失效機理及表現(xiàn)，協(xié)助客戶從半導體基礎(chǔ)原理深入分析其失效機理。